

10/520816

Rec'd PCT/PTO 07 JAN 2005

PCT/JP 2004/005044

日本国特許庁
JAPAN PATENT OFFICE

07. 4. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日
Date of Application: 2003年 4月 8日

RECD 03 JUN 2004

出願番号
Application Number: 特願 2003-104499
[ST. 10/C]: [JP 2003-104499]

WIPO PCT


出願人
Applicant(s): 松下電器産業株式会社
株式会社ルネサステクノロジ

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年 5月 20日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



【書類名】 特許願
【整理番号】 2926440101
【提出日】 平成15年 4月 8日
【あて先】 特許庁長官 殿
【国際特許分類】 H01L 21/768

【発明者】
【住所又は居所】 大阪府門真市大字門真 1006 番地 松下電器産業株
式会社内
【氏名】 松本 晋

【発明者】
【住所又は居所】 大阪府門真市大字門真 1006 番地 松下電器産業株
式会社内
【氏名】 関口 満

【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目 4 番地 1 号 株式会社ルネ
サステクノロジ内
【氏名】 西岡 康隆

【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目 4 番地 1 号 株式会社ルネ
サステクノロジ内
【氏名】 富田 和朗

【発明者】
【住所又は居所】 大阪府門真市大字門真 1006 番地 松下電器産業株
式会社内
【氏名】 岩▲崎▼ 晃久

【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目 4 番地 1 号 株式会社ルネ
サステクノロジ内
【氏名】 橋本 圭司

【特許出願人】**【識別番号】** 000005821**【氏名又は名称】** 松下電器産業株式会社**【特許出願人】****【識別番号】** 503121103**【氏名又は名称】** 株式会社ルネサステクノロジ**【代理人】****【識別番号】** 100077931**【弁理士】****【氏名又は名称】** 前田 弘**【選任した代理人】****【識別番号】** 100094134**【弁理士】****【氏名又は名称】** 小山 廣毅**【選任した代理人】****【識別番号】** 100110939**【弁理士】****【氏名又は名称】** 竹内 宏**【選任した代理人】****【識別番号】** 100110940**【弁理士】****【氏名又は名称】** 嶋田 高久**【選任した代理人】****【識別番号】** 100113262**【弁理士】****【氏名又は名称】** 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【選任した代理人】

【識別番号】 100117581

【弁理士】

【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【選任した代理人】

【識別番号】 100121500

【弁理士】

【氏名又は名称】 後藤 高志

【選任した代理人】

【識別番号】 100121728

【弁理士】

【氏名又は名称】 井関 勝守

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0217869

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子デバイス及びその製造方法

【特許請求の範囲】

【請求項 1】 ホールを有する低誘電率膜と、
前記低誘電率膜の下側に形成された窒素非含有絶縁膜と、
前記窒素非含有絶縁膜の下側に形成された窒素含有絶縁膜とを備えていることを特徴とする電子デバイス。

【請求項 2】 前記低誘電率膜の下面と前記窒素非含有絶縁膜の上面とは接していることを特徴とする請求項 1 に記載の電子デバイス。

【請求項 3】 ホールを有する低誘電率膜と、
前記低誘電率膜の上側に形成された窒素非含有絶縁膜と、
前記窒素非含有絶縁膜の上側に形成された窒素含有絶縁膜とを備えていることを特徴とする電子デバイス。

【請求項 4】 前記低誘電率膜の上面と前記窒素非含有絶縁膜の下面とは接していることを特徴とする請求項 3 に記載の電子デバイス。

【請求項 5】 ホールを有する低誘電率膜と、
前記低誘電率膜の上側に形成された膜密度 1.3 g/cm^3 以下の低密度絶縁膜とを備えていることを特徴とする電子デバイス。

【請求項 6】 前記低密度絶縁膜は窒素を含むことを特徴とする請求項 5 に記載の電子デバイス。

【請求項 7】 前記低誘電率膜の下側に形成された窒素含有絶縁膜をさらに備えていることを特徴とする請求項 5 に記載の電子デバイス。

【請求項 8】 前記低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜であることを特徴とする請求項 1、3 又は 5 に記載の電子デバイス。

【請求項 9】 前記炭素含有シリコン酸化膜は SiOC 膜であることを特徴とする請求項 8 に記載の電子デバイス。

【請求項 10】 窒素含有絶縁膜の上に窒素非含有絶縁膜及び低誘電率膜を順次形成する工程と、

前記低誘電率膜にホールを形成する工程と、

前記ホールが形成された前記低誘電率膜の上に化学増幅型レジストを塗布し、該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、前記ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形成する工程と、

前記レジスト膜をマスクとして前記低誘電率膜に対してエッティングを行なって、前記ホールと接続する凹部を形成する工程とを備えていることを特徴とする電子デバイスの製造方法。

【請求項 1 1】 前記ホールを形成する工程は、前記低誘電率膜及び前記窒素非含有絶縁膜に前記ホールを形成する工程を含み、

前記凹部を形成する工程よりも後に、前記ホールの下側の前記窒素含有絶縁膜を除去する工程を備えていることを特徴とする請求項 1 0 に記載の電子デバイスの製造方法。

【請求項 1 2】 低誘電率膜の上に窒素非含有絶縁膜及び窒素含有絶縁膜を順次形成する工程と、

前記窒素非含有絶縁膜及び前記窒素含有絶縁膜が設けられた前記低誘電率膜にホールを形成する工程と、

前記ホールが形成された前記低誘電率膜の上側に化学増幅型レジストを塗布し、該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、前記ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形成する工程と、

前記レジスト膜をマスクとして前記低誘電率膜に対してエッティングを行なって、前記ホールと接続する凹部を形成する工程とを備えていることを特徴とする電子デバイスの製造方法。

【請求項 1 3】 前記窒素非含有絶縁膜は CVD 法により堆積されることを特徴とする請求項 1 0 又は 1 2 に記載の電子デバイスの製造方法。

【請求項 1 4】 前記ホールを形成する工程と前記レジスト膜を形成する工程との間に、前記ホール内にダミープラグを形成する工程をさらに備えていることを特徴とする請求項 1 0 又は 1 2 に記載の電子デバイスの製造方法。

【請求項 1 5】 低誘電率膜の上に、膜密度 1.3 g/cm^3 以下の低密度絶

縁膜を形成する工程と、

前記低密度絶縁膜が設けられた前記低誘電率膜にホールを形成する工程と、

前記ホールが形成された前記低誘電率膜の上側に化学增幅型レジストを塗布し
、該塗布された化学增幅型レジストに対して露光及び現像を行なうことによって
、前記ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形
成する工程と、

前記レジスト膜をマスクとして前記低誘電率膜に対してエッチングを行なって
、前記ホールと接続する凹部を形成する工程とを備えていることを特徴とする電
子デバイスの製造方法。

【請求項 16】 前記低密度絶縁膜を形成する工程よりも後に、前記低密度絶
縁膜に対して熱処理を行なうか又は光を照射する工程を備えていることを特徴と
する請求項 15 に記載の電子デバイスの製造方法。

【請求項 17】 前記光は電子ビーム又は紫外線であることを特徴とする請求
項 16 に記載の電子デバイスの製造方法。

【請求項 18】 前記低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜で
あることを特徴とする請求項 10、12 又は 15 に記載の電子デバイスの製造方
法。

【請求項 19】 前記炭素含有シリコン酸化膜は SiOC 膜であることを特徴
とする請求項 18 に記載の電子デバイスの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、電子デバイス及びその製造方法に関し、特に配線形成技術に関する
ものである。

【0002】

【従来の技術】

近年、集積回路の高集積化に伴い、配線間隔が狭小化しているため、配線間に
生じる電気寄生容量が増大してきている。一方、高速動作を求められる集積回路
では、配線間の電気寄生容量を小さくすることが必要とされている。

【0003】

そこで、配線間の電気寄生容量を低減するために、配線間の絶縁膜の比誘電率を低減させる方法が検討されてきた。配線間の電気寄生容量を最も低減できる方法として、例えば、配線間の絶縁膜として、シリコン酸化膜よりも誘電率の小さい材料からなる膜（つまり低誘電率膜）、例えば炭素含有シリコン酸化膜又はポーラス膜等を用いる方法が提案されている。炭素含有シリコン酸化膜は、体積が大きいアルキル基やフェニル基の形で炭素を膜中に含有している。その結果、炭素含有シリコン酸化膜の密度（約 $1.0 \sim 1.3 \text{ g/cm}^3$ ）はシリコン酸化膜の密度（約 2.3 g/cm^3 ）と比べて小さくなると共に、炭素含有シリコン酸化膜の比誘電率（約 $2.0 \sim 3.0$ ）もシリコン酸化膜の比誘電率（ $3.9 \sim 4.3$ ）と比べて小さくなる。

【0004】

ところで、例えばシリコン酸化膜等の従来の配線間の絶縁膜と比べて、炭素含有シリコン酸化膜等の低誘電率膜の膜密度が低いため、低誘電率膜は大気暴露された際に大気中に存在する窒素等を膜中に吸収しやすい。その結果、例えばビアホールが設けられた炭素含有シリコン酸化膜上において、上層金属配線用の溝パターンを形成するためのフォトリソグラフィー工程を実施した場合には、次のような問題が生じる。すなわち、ビアホール近傍に塗布されたフォトレジストについては十分な現像を行なえず、その結果、不要なフォトレジスト残りが発生するので、所望の溝パターンを形成することができない。この問題が起こる理由は次の通りである。すなわち、ビアホールが設けられている炭素含有シリコン酸化膜中に存在するアミン、又は炭素含有シリコン酸化膜の下側に形成されたシリコン窒化炭化膜中の窒素に由来する塩基性物質等が、ビアホールを通って炭素含有シリコン酸化膜上のフォトレジスト（化学增幅型レジスト）中に拡散してくる。その結果、レジスト中の塩基濃度が上昇するため、溝パターン形成のための露光時にレジスト中の酸発生材から生じた酸が中和されてしまうので、例えばアクリル系レジスト等における連続的な酸発生反応が進行しなくなつて現像不良が起こる。尚、このような現象はレジストポイズニングと呼ばれている。レジストポイズニングが起こると、例えば下層金属配線と上層金属配線とが正常に接続されなく

なる事態、つまり配線不良が生じる。

【0005】

それに対して、例えば非特許文献1に、レジストポイズニングを防止する配線構造及びその製造方法が開示されている。

【0006】

図7は、非特許文献1に開示された、従来の電子デバイスの配線構造を示す断面図である。

【0007】

図7に示すように、シリコン基板（図示省略）上に形成された、シリコン酸化膜からなる第1の絶縁膜1中に、バリアメタル膜2a及び銅膜2bからなる下層金属配線2が形成されている。下層金属配線2の上及び第1の絶縁膜1の上には、シリコン炭化膜からなる第2の絶縁膜3が形成されている。第2の絶縁膜3の上には、炭素含有シリコン酸化膜からなる第3の絶縁膜4が形成されている。第3の絶縁膜4の上には、シリコン炭化膜からなる第4の絶縁膜5が形成されている。第4の絶縁膜5の上には、炭素含有シリコン酸化膜からなる第5の絶縁膜6が形成されている。第2の絶縁膜3及び第3の絶縁膜4には、下層金属配線2に達するピアホール7が形成されていると共に、第4の絶縁膜5及び第5の絶縁膜6には、ピアホール7に達する配線溝8が形成されている。ピアホール7及び配線溝8には、バリアメタル膜9及び銅膜10が順次形成されており、それによつてピアプラグ11及び上層金属配線12が形成されている。ピアプラグ11は、下層金属配線2と上層金属配線12とを接続する。

【0008】

図8(a)～(f)は、非特許文献1に開示された、従来の電子デバイスの製造方法、つまり図7に示す電子デバイスを製造するための方法の各工程を示す断面図である。

【0009】

まず、図8(a)に示すように、シリコン基板（図示省略）上に第1の絶縁膜1を形成した後、第1の絶縁膜1に、バリアメタル膜2a及び銅膜2bからなる下層金属配線2を埋め込む。

【0010】

次に、図8 (b) に示すように、第1の絶縁膜1の上及び下層金属配線2の上に、シリコン炭化膜からなる第2の絶縁膜3、炭素含有シリコン酸化膜からなる第3の絶縁膜4、シリコン炭化膜からなる第4の絶縁膜5、炭素含有シリコン酸化膜からなる第5の絶縁膜6、及びシリコン炭化膜からなる第6の絶縁膜13を順次堆積する。

【0011】

次に、第6の絶縁膜13の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、ホールパターンを持つレジスト膜(図示省略)を形成する。その後、該レジスト膜をマスクとして、第6の絶縁膜13及び第5の絶縁膜6に対して順次ドライエッチングを行なった後、アッシングによりフォトレジストを除去する。これにより、図8 (c) に示すように、第6の絶縁膜13及び第5の絶縁膜6に、ピアホール7(図8 (e) 参照)と対応するホール14が形成される。

【0012】

次に、第6の絶縁膜13の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、所望の溝パターンを持つレジスト膜15、具体的には配線溝8(図8 (e) 参照)と対応する開口部15aを有するレジスト膜15を形成する。

【0013】

次に、溝パターンを持つレジスト膜15、並びにホールパターンを持つ第6の絶縁膜13及び第5の絶縁膜6をそれぞれマスクとして、第6の絶縁膜13、第5の絶縁膜6、第4の絶縁膜5及び第3の絶縁膜4に対して順次ドライエッチングを行なう。これにより、図8 (e) に示すように、第3の絶縁膜4にピアホール7が形成されると共に第4の絶縁膜5及び第5の絶縁膜6に配線溝8が形成される。但し、前述のドライエッチングの後、レジスト膜15を除去して洗浄を行ない、その後、それぞれシリコン炭化膜からなる第2の絶縁膜3(ピアホール7の形成領域)、第4の絶縁膜5(配線溝8の形成領域)及び第6の絶縁膜13を全面エッチバックにより同時に除去する。これにより、図8 (e) に示すように

、所望のビアホール7及び配線溝8が形成される。

【0014】

次に、ビアホール7及び配線溝8が完全に埋まるように第5の絶縁膜6の上に、バリアメタル膜9及び銅膜10を順次堆積した後、配線溝8の外側のバリアメタル膜9及び銅膜10をCMP (chemical mechanical polishing) により除去する。これにより、図8 (f) に示すように、ビアホール7にビアプラグ11が形成されると共に配線溝8に上層金属配線12が形成される。

【0015】

非特許文献1においては、第2の絶縁膜3、第4の絶縁膜5及び第6の絶縁膜13として、窒素を含まないシリコン炭化膜を用いることによって、ホール14を経由したアミン等の拡散に起因するレジストポイズニングを抑制できることが報告されている。

【0016】

【非特許文献1】

フェヨール (M. Fayolle) 他、2002年・インターナショナル・インターネット・テクノロジー・コンファレンス予稿集 (Proceedings of the 2002 International Interconnect Technology Conference)、39~41ページ

【0017】

【発明が解決しようとする課題】

しかしながら、前述の従来の配線構造においては、レジストポイズニング対策のために、シリコン窒化炭化膜に代えて、シリコン窒化炭化膜よりも膜質の悪い、窒素非含有のシリコン炭化膜を用いているため、リーク電流が多くなるという問題がある。また、シリコン炭化膜の膜安定性が悪いため、該膜を堆積した後に放置していると、膜質の経時変化が起こるという問題もある。

【0018】

前記に鑑み、本発明は、配線間絶縁膜におけるリーク電流の増大や膜質の経時変化を抑制しながらレジストポイズニングを防止することを目的とする。

【0019】

【課題を解決するための手段】

前記の目的を達成するために、本発明に係る第1の電子デバイスは、ホールを有する低誘電率膜と、低誘電率膜の下側に形成された窒素非含有絶縁膜と、窒素非含有絶縁膜の下側に形成された窒素含有絶縁膜とを備えている。

【0020】

第1の電子デバイスによると、配線間絶縁膜である低誘電率膜と、その下側の窒素含有絶縁膜との間に窒素非含有絶縁膜が設けられている。すなわち、低誘電率膜と窒素含有絶縁膜とが直接接触することがない。このため、低誘電率膜中に窒素が取り込まれることを抑制できるので、ホールが形成された低誘電率膜の上に化学增幅型レジストを塗布した際にホールを経由してアミン等が低誘電率膜からレジスト中に拡散すること、つまりレジストポイズニングを防止できる。また、低誘電率膜の下側に膜質の良い窒素含有絶縁膜（例えばシリコン窒化炭化膜）が設けられているため、リーク電流の増大又は膜質の経時変化を防止できる。

【0021】

また、第1の電子デバイスによると、窒素非含有絶縁膜を例えばプラズマCVD (chemical vapor deposition) 法により堆積することによって、その下側の窒素含有絶縁膜の膜質を安定化させることができるので、窒素含有絶縁膜中に含まれる窒素が遊離しにくくなる。その結果、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0022】

尚、本明細書において、窒素非含有絶縁膜とは、膜中に含まれる窒素が $1 \times 10^{19} \text{ atoms/cm}^3$ 未満の絶縁膜を意味する。

【0023】

第1の電子デバイスにおいて、低誘電率膜の下面と窒素非含有絶縁膜の上面とは接していることが好ましい。

【0024】

このようにすると、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0025】

本発明に係る第2の電子デバイスは、ホールを有する低誘電率膜と、低誘電率膜の上側に形成された窒素非含有絶縁膜と、窒素非含有絶縁膜の上側に形成された窒素含有絶縁膜とを備えている。

【0026】

第2の電子デバイスによると、配線間絶縁膜である低誘電率膜と、その上側の窒素含有絶縁膜との間に窒素非含有絶縁膜が設けられている。すなわち、低誘電率膜と窒素含有絶縁膜とが直接接触することがない。このため、低誘電率膜中に窒素が取り込まれることを抑制できるので、ホールが形成された低誘電率膜の上側に化学增幅型レジストを塗布した際にホールを経由してアミン等が低誘電率膜からレジスト中に拡散すること、つまりレジストポイズニングを防止できる。また、低誘電率膜の上側に膜質の良い窒素含有絶縁膜（例えばシリコン窒化炭化膜）が設けられているため、リーク電流の増大又は膜質の経時変化を防止できる。

【0027】

また、第2の電子デバイスによると、低誘電率膜の上に窒素非含有絶縁膜を挟んで窒素含有絶縁膜が設けられているため、低誘電率膜の形成後に窒素を含む雰囲気（プラズマ等）に低誘電率膜が直接さらされることがない。このため、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0028】

第2の電子デバイスにおいて、低誘電率膜の上面と窒素非含有絶縁膜の下面とは接していることが好ましい。

【0029】

このようにすると、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0030】

本発明に係る第3の電子デバイスは、ホールを有する低誘電率膜と、低誘電率膜の上側に形成された膜密度 1.3 g/cm^3 以下の低密度絶縁膜とを備えている。

【0031】

第3の電子デバイスによると、配線間絶縁膜である低誘電率膜の上側に低密度

絶縁膜が形成されているため、低誘電率膜中に取り込まれた窒素や低密度絶縁膜自身に存在する窒素が、低密度絶縁膜を通って外部に排出されやすくなる。このため、低誘電率膜に設けられたホール内にアミン等が集中して拡散していくことがないので、低誘電率膜の上側に化学增幅型レジストを塗布した際にホール近傍のレジストにおける単位体積当たりのアミン等の量が極めて少なくなり、その結果、レジストポイズニングを防止できる。尚、第3の電子デバイスにおいて、低密度絶縁膜の密度は、該膜の安定性を考慮すると、 0.4 g/cm^3 以上であることが好ましい。

【0032】

第3の電子デバイスにおいて、低密度絶縁膜は窒素を含むことが好ましい。

【0033】

このようにすると、低密度絶縁膜の膜質が良くなるので、リーク電流の増大又は膜質の経時変化を防止できる。

【0034】

第3の電子デバイスにおいて、低誘電率膜の下側に形成された窒素含有絶縁膜をさらに備えていることが好ましい。

【0035】

このようにすると、窒素含有絶縁膜の膜質が良いので、リーク電流の増大又は膜質の経時変化を防止できる。

【0036】

第1、第2又は第3の電子デバイスにおいて、低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜であることが好ましい。

【0037】

このようにすると、配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜としてはSiOC膜を用いてもよい。

【0038】

本発明に係る第1の電子デバイスの製造方法は、窒素含有絶縁膜の上に窒素非含有絶縁膜及び低誘電率膜を順次形成する工程と、低誘電率膜にホールを形成する工程と、ホールが形成された低誘電率膜の上に化学增幅型レジストを塗布し、

該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形成する工程と、該レジスト膜をマスクとして低誘電率膜に対してエッチングを行なって、ホールと接続する凹部を形成する工程とを備えている。

【0039】

第1の電子デバイスの製造方法によると、窒素含有絶縁膜の上に窒素非含有絶縁膜を挟んで形成された低誘電率膜にホールを形成した後、低誘電率膜の上に化学増幅型レジストを塗布する。すなわち、低誘電率膜と窒素含有絶縁膜との間に窒素非含有絶縁膜が設けられているため、低誘電率膜と窒素含有絶縁膜とが直接接触することがない。このため、低誘電率膜中に窒素が取り込まれることを抑制できるので、ホールが形成された低誘電率膜の上に化学増幅型レジストを塗布した際にホールを経由してアミン等がレジスト中に拡散すること、つまりレジストポイズニングを防止できる。また、低誘電率膜の下側に膜質の良い窒素含有絶縁膜（例えばシリコン窒化炭化膜）を設けているため、リーク電流の増大又は膜質の経時変化を防止できる。

【0040】

また、第1の電子デバイスの製造方法によると、窒素非含有絶縁膜を例えばプラズマCVD法により堆積することによって、その下側の窒素含有絶縁膜の膜質を安定化させることができるので、窒素含有絶縁膜中に含まれる窒素が遊離しにくくなる。その結果、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0041】

第1の電子デバイスの製造方法において、ホールを形成する工程は、低誘電率膜及び窒素非含有絶縁膜にホールを形成する工程を含み、凹部を形成する工程よりも後に、ホールの下側の窒素含有絶縁膜を除去する工程を備えていることが好ましい。

【0042】

このようにすると、ホールの下側に設けられた配線や素子等にエッチングダメージやアッシングダメージ（例えば配線や素子等の表面の酸化）が生じることを

防止できる。

【0043】

本発明に係る第2の電子デバイスの製造方法は、低誘電率膜の上に窒素非含有絶縁膜及び窒素含有絶縁膜を順次形成する工程と、窒素非含有絶縁膜及び窒素含有絶縁膜が設けられた低誘電率膜にホールを形成する工程と、ホールが形成された低誘電率膜の上側に化学增幅型レジストを塗布し、該塗布された化学增幅型レジストに対して露光及び現像を行なうことによって、ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形成する工程と、該レジスト膜をマスクとして低誘電率膜に対してエッチングを行なって、ホールと接続する凹部を形成する工程とを備えている。

【0044】

第2の電子デバイスの製造方法によると、低誘電率膜の上に窒素非含有絶縁膜及び窒素含有絶縁膜を順次形成した後、低誘電率膜にホールを形成し、その後、低誘電率膜の上側に化学增幅型レジストを塗布する。すなわち、低誘電率膜と窒素含有絶縁膜との間に窒素非含有絶縁膜が設けられているため、低誘電率膜と窒素含有絶縁膜とが直接接触することがない。このため、低誘電率膜中に窒素が取り込まれることを抑制できるので、ホールが形成された低誘電率膜の上に化学增幅型レジストを塗布した際にホールを経由してアミン等がレジスト中に拡散すること、つまりレジストポイズニングを防止できる。また、低誘電率膜の上側に膜質の良い窒素含有絶縁膜（例えばシリコン窒化炭化膜）を設けているため、リーケ電流の増大又は膜質の経時変化を防止できる。

【0045】

また、第2の電子デバイスの製造方法によると、低誘電率膜の上に窒素非含有絶縁膜を挟んで窒素含有絶縁膜を設けるため、低誘電率膜の形成後に窒素を含む雰囲気（プラズマ等）に低誘電率膜が直接さらされることがない。このため、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0046】

第1又は第2の電子デバイスの製造方法において、窒素非含有絶縁膜はCVD法により堆積されることが好ましい。

【0047】

このようにすると、窒素非含有絶縁膜として、例えばTEOSを用いたプラズマCVD法によりシリコン酸化膜を形成した場合、該シリコン酸化膜の密度（約 2.3 g/cm^3 ）は炭素含有シリコン酸化膜等の低誘電率膜の密度よりも高くなる。このため、該シリコン酸化膜からなる窒素非含有絶縁膜が窒素に対するバリア層として機能するので、低誘電率膜中に窒素が取り込まれることをより確実に抑制できる。

【0048】

第1又は第2の電子デバイスの製造方法において、ホールを形成する工程とレジスト膜を形成する工程との間に、ホール内にダミープラグを形成する工程をさらに備えていることが好ましい。

【0049】

このようにすると、例えば有機材料からなるダミープラグによって、低誘電率膜と窒素非含有絶縁膜との界面部を含むホールの壁面を覆うことができる。すなわち、該界面部やホール壁面のダメージ層がダミープラグによって覆われるため、該界面部又は該ダメージ層からホール内への窒素の拡散を抑制できるので、レジストポイズニングをより確実に防止できる。

【0050】

本発明に係る第3の電子デバイスの製造方法は、低誘電率膜の上に、膜密度 1.3 g/cm^3 以下の低密度絶縁膜を形成する工程と、低密度絶縁膜が設けられた低誘電率膜にホールを形成する工程と、ホールが形成された低誘電率膜の上側に化学增幅型レジストを塗布し、該塗布された化学增幅型レジストに対して露光及び現像を行なうことによって、ホールが形成された領域を含む所定の領域に開口部を持つレジスト膜を形成する工程と、該レジスト膜をマスクとして低誘電率膜に対してエッチングを行なって、ホールと接続する凹部を形成する工程とを備えている。

【0051】

第3の電子デバイスの製造方法によると、低誘電率膜の上に低密度絶縁膜を形成した後、低誘電率膜にホールを形成し、その後、低誘電率膜の上側に化学增幅

型レジストを塗布する。このため、低誘電率膜中に取り込まれた窒素や低密度絶縁膜自身に存在する窒素が、低密度絶縁膜を通って外部に排出されやすくなる。このため、低誘電率膜に設けられたホール内にアミン等が集中して拡散していくことがないので、低誘電率膜の上側に化学增幅型レジストを塗布した際にホール近傍のレジストにおける単位体積当たりのアミン等の量が極めて少なくなり、その結果、レジストポイズニングを防止できる。尚、第3の電子デバイスの製造方法において、低密度絶縁膜の密度は、該膜の安定性を考慮すると、0.4 g / cm³以上であることが好ましい。

【0052】

第3の電子デバイスの製造方法において、低密度絶縁膜を形成する工程よりも後に、低密度絶縁膜に対して熱処理を行なうか又は光を照射する工程を備えていることが好ましい。

【0053】

このようにすると、低密度絶縁膜の膜質を安定化させることができると共に、低誘電率膜中の窒素又は低密度絶縁膜中の窒素を低密度絶縁膜を通して外部により多く排出することができる。このとき、光が電子ビーム又は紫外線であると、前述の効果が確実に得られる。

【0054】

第1、第2又は第3の電子デバイスの製造方法において、低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜であることが好ましい。

【0055】

このようにすると、配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜としてはSiOC膜を用いてもよい。

【0056】

【発明の実施の形態】

(第1の実施形態)

以下、本発明の第1の実施形態に係る電子デバイス及びその製造方法について、図面を参照しながら説明する。

【0057】

図1は、第1の実施形態に係る電子デバイスの配線構造を示す断面図である。

【0058】

図1に示すように、例えばシリコンからなる基板100上に形成された下層絶縁膜101中に、例えばタンタルナイトライド／タンタル積層膜102a及び銅膜102bからなる下層金属配線102が形成されている。下層金属配線102の上及び下層絶縁膜101の上には、例えばシリコン窒化炭化膜からなる第1の窒素含有絶縁膜103が形成されている。第1の窒素含有絶縁膜103の上には、例えばシリコン酸化膜からなる第1の窒素非含有絶縁膜104が形成されている。第1の窒素非含有絶縁膜104の上には、例えば炭素含有シリコン酸化膜からなる低誘電率膜105が形成されている。低誘電率膜105の上には、例えばシリコン酸化膜からなる第2の窒素非含有絶縁膜106が形成されている。第2の窒素非含有絶縁膜106の上には、例えば窒化シリコン酸化膜からなる第2の窒素含有絶縁膜107が形成されている。第1の窒素含有絶縁膜103、第1の窒素非含有絶縁膜104及び低誘電率膜105（下部）には、下層金属配線102に達するビアホール108が形成されている。低誘電率膜105（上部）、第2の窒素非含有絶縁膜106及び第2の窒素含有絶縁膜107には、ビアホール108と接続する配線溝109が形成されている。ビアホール108及び配線溝109には、タンタルナイトライド／タンタル積層膜110及び銅膜111が順次形成されており、それによってビアプラグ112及び上層金属配線113が形成されている。ビアプラグ112は、下層金属配線102と上層金属配線113とを接続する。

【0059】

図2（a）～（f）は、第1の実施形態に係る電子デバイスの製造方法、つまり図1に示す電子デバイスを製造するための方法の各工程を示す断面図である。

【0060】

まず、図2（a）に示すように、例えばシリコンからなる基板100上に、例えばシリコン酸化膜からなる下層絶縁膜101を形成した後、下層絶縁膜101に、例えばタンタルナイトライド／タンタル積層膜102a及び銅膜102bからなる下層金属配線102を埋め込む。具体的には、下層絶縁膜101の形成後

、下層絶縁膜101の上に、下層金属配線用の溝パターンを持つレジスト膜（図示省略）をフォトリソグラフィー法により形成し、その後、該レジスト膜をマスクとして下層絶縁膜101に対してドライエッチングを行なって配線溝を形成する。その後、該配線溝が完全に埋まるように下層絶縁膜101の上にタンタルナイトライド／タンタル積層膜102a及び銅膜102bを順次堆積した後、該配線溝の外側の積層膜102a及び銅膜102bをCMPにより除去して下層金属配線102を形成する。

【0061】

次に、図2(a)に示すように、下層絶縁膜101の上及び下層金属配線102の上に、例えばシリコン窒化炭化膜からなる厚さ50nmの第1の窒素含有絶縁膜103を堆積する。

【0062】

次に、図2(b)に示すように、第1の窒素含有絶縁膜103の上に、例えばシリコン酸化膜からなる厚さ50nmの第1の窒素非含有絶縁膜104を堆積する。このとき、例えばTEOSを用いたプラズマCVD法により、第1の窒素非含有絶縁膜104となるシリコン酸化膜を堆積する。その後、第1の窒素非含有絶縁膜104の上に、例えば炭素含有シリコン酸化膜からなる厚さ450nmの低誘電率膜105を堆積した後、低誘電率膜105の上に、例えばシリコン酸化膜からなる厚さ30nmの第2の窒素非含有絶縁膜106を堆積する。このとき、例えばTEOSを用いたプラズマCVD法により、第2の窒素非含有絶縁膜106となるシリコン酸化膜を堆積する。その後、第2の窒素非含有絶縁膜106の上に、例えば窒化シリコン酸化膜からなる厚さ50nmの第2の窒素含有絶縁膜107を堆積する。ここで、第2の窒素含有絶縁膜107となる窒化シリコン酸化膜は、後のフォトリソグラフィ工程で反射防止膜として機能する。

【0063】

次に、第2の窒素含有絶縁膜107の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、ホールパターンを持つレジスト膜（図示省略）を形成する。その後、該レジスト膜をマスクとして、第2の窒素含有絶縁膜107、第2の窒素非含有絶縁膜106、低

誘電率膜 105 及び第 1 の窒素非含有絶縁膜 104 に対して順次ドライエッチングを行なった後、アッシングによりフォトレジストを除去する。これにより、図 2 (c) に示すように、ピアホール 108 が形成される。

【0064】

次に、図 2 (d) に示すように、ピアホール 108 に、例えば有機材料からなるダミープラグ 114 を形成する。本実施形態では、ダミープラグ 114 の上面が、低誘電率膜 105 と第 2 の窒素非含有絶縁膜 106 との界面よりも高くなるように、ダミープラグ 114 を形成する。その後、第 2 の窒素含有絶縁膜 107 の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィー（露光及び現像）を行なうことにより、所望の溝パターンを持つレジスト膜 115、具体的には配線溝 109（図 2 (e) 参照）と対応する開口部 115a を有するレジスト膜 115 を形成する。ここで、開口部 115a の形成領域は、ピアホール 108 が形成された領域を含む。

【0065】

次に、ダミープラグ 114 及び溝パターンを持つレジスト膜 115 をマスクとして、第 2 の窒素含有絶縁膜 107、第 2 の窒素非含有絶縁膜 106 及び低誘電率膜 105（上部）に対して順次ドライエッチングを行なう。これにより、図 2 (e) に示すように、ピアホール 108 と接続する配線溝 109 が形成される。但し、前述のドライエッチングの後、ダミープラグ 114 及びレジスト膜 115 を除去して洗浄を行なう。

【0066】

次に、シリコン窒化炭化膜からなる第 1 の窒素含有絶縁膜 103 におけるピアホール 108 の下側部分を全面エッチバックにより除去する。その後、ピアホール 108 及び配線溝 109 が完全に埋まるように第 2 の窒素含有絶縁膜 107 の上に、タンタルナイトライド／タンタル積層膜 110 及び銅膜 111 を順次堆積した後、配線溝 109 の外側の積層膜 110 及び銅膜 111 を CMP により除去する。これにより、図 2 (f) に示すように、ピアホール 108 にビアプラグ 112 が形成されると共に配線溝 109 に上層金属配線 113 が形成される。尚、第 2 の窒素含有絶縁膜 107 及び第 2 の窒素非含有絶縁膜 106 については最終

的に必ずしも残存させる必要がないので、前述の全面エッチバック又はCMPによりこれらを完全に又は部分的に除去してもよい。

【0067】

以上に説明したように、第1の実施形態によると、低誘電率膜（炭素含有シリコン酸化膜）105と、その下側の第1の窒素含有絶縁膜（シリコン窒化炭化膜）103との間に第1の窒素非含有絶縁膜104を挟んでいるため、第1の窒素含有絶縁膜103を用いているにも関わらず、後述する3つの理由によってレジストポイズニングを抑制することができる。

(1) 第1の窒素含有絶縁膜103と低誘電率膜105とが直接接触するがないため、低誘電率膜105中に窒素が取り込まれることを抑制できる。このため、配線溝109を形成するためのリソグラフィ工程においてビアホール108を経由してアミン等がレジスト中に拡散すること、つまりレジストポイズニングを防止できる。

(2) 第1の窒素非含有絶縁膜104として、例えばTEOSを用いたプラズマCVD法によりシリコン酸化膜を形成するため、該シリコン酸化膜の密度（約 2.3 g/cm^3 ）は低誘電率膜105つまり炭素含有シリコン酸化膜の密度よりも高くなる。このため、該シリコン酸化膜からなる第1の窒素非含有絶縁膜104が窒素に対するバリア層として機能するので、低誘電率膜105中に窒素が取り込まれることをより確実に抑制できる。

(3) 第1の窒素非含有絶縁膜104をプラズマCVD法を用いて堆積するため、その下側の第1の窒素含有絶縁膜103つまりシリコン窒化炭化膜の膜質を安定化させることができるので、第1の窒素含有絶縁膜103中に含まれる窒素が遊離しにくくなる。具体的には、シリコン窒化炭化膜が、酸素を含んだプラズマにさらされるため、シリコン窒化炭化膜の表面部が酸化されて、その膜密度が高くなり、その結果、該表面部が、シリコン窒化炭化膜中の窒素の拡散バリアとして機能する。従って、低誘電率膜105中に窒素が取り込まれることをより確実に抑制できる。

【0068】

第1の実施形態においては、以上に述べた効果によって、レジストポイズニン

グを抑制しながら、低誘電率膜105の下側に、膜質の良い第1の窒素含有絶縁膜103（例えばシリコン窒化炭化膜）を設けることができる。従って、リーク電流の増大又は膜質の経時変化を防止できる。また、第1の窒素含有絶縁膜103となるシリコン窒化炭化膜は酸素を含まないため、下層金属配線102を構成する銅膜102b上に第1の窒素含有絶縁膜103を堆積した場合に銅膜102bが酸化することはない。

【0069】

また、第1の実施形態によると、低誘電率膜（炭素含有シリコン酸化膜）105と、その上側の第2の窒素含有絶縁膜（窒化シリコン酸化膜）107との間に第2の窒素非含有絶縁膜106を挟んでいるため、第2の窒素含有絶縁膜107を用いているにも関わらず、後述する3つの理由によってレジストポイズニングを抑制することができる。

(1) 第2の窒素含有絶縁膜107と低誘電率膜105とが直接接触するがないため、低誘電率膜105中に窒素が取り込まれることを抑制できる。このため、配線溝109を形成するためのリソグラフィ工程においてビアホール108を経由してアミン等がレジスト中に拡散すること、つまりレジストポイズニングを防止できる。

(2) 第2の窒素非含有絶縁膜106として、例えばTEOSを用いたプラズマCVD法によりシリコン酸化膜を形成するため、該シリコン酸化膜の密度（約 2.3 g/cm^3 ）は低誘電率膜105つまり炭素含有シリコン酸化膜の密度よりも高くなる。このため、該シリコン酸化膜からなる第2の窒素非含有絶縁膜106が窒素に対するバリア層として機能するので、低誘電率膜105中に窒素が取り込まれることをより確実に抑制できる。

(3) 低誘電率膜105の上に第2の窒素非含有絶縁膜106を挟んで第2の窒素含有絶縁膜107を設けるため、低誘電率膜105の形成後に窒素を含む雰囲気（プラズマ等）に低誘電率膜105が直接さらされることがない。このため、低誘電率膜105中に窒素が取り込まれることをより確実に抑制できる。

【0070】

第1の実施形態においては、以上に述べた効果によって、レジストポイズニン

グを抑制しながら、低誘電率膜105の上側に、膜質の良い第2の窒素含有絶縁膜107（例えばシリコン窒化炭化膜）を設けることができる。従って、リーク電流の増大又は膜質の経時変化を防止できる。また、第2の窒素含有絶縁膜107として、反射防止効果を有する窒化シリコン酸化膜を用いるため、ピアホール108及び配線溝109を形成するためのリソグラフィー時に、例えば有機材料からなる反射防止膜を新たに設ける必要がなくなるので、工程数を削減できる。このとき、レジストに対する第2の窒素含有絶縁膜107の選択比の確保も容易になるので、第2の窒素含有絶縁膜107のエッチングが容易になる。また、前述のように、配線溝109の形成時に反射防止膜を塗布する必要が無いため、ダミープラグ114の上面を、形成しようとする配線溝109の底面と同等の高さに設定しておくことができる。このため、配線溝109を形成するためのエッチングを行なったときに、配線溝109の底面におけるピアホール108の近傍にフェンス状の残さが生じる事態を防止することができる。

【0071】

また、第1の実施形態によると、配線溝109の形成が終わるまで、ピアホール108の下側に、言い換えると、下層金属配線102の上側に第1の窒素含有絶縁膜103を残存させている。このため、エッチングやアッシングによる下層金属配線102のダメージ（例えば下層金属配線102の表面の酸化）を低減できる。

【0072】

また、第1の実施形態によると、配線溝109を形成するためのフォトリソグラフィを行なう前に、ピアホール108にダミープラグ114を形成する。このため、ダミープラグ114によって、低誘電率膜105と第1及び第2の窒素非含有絶縁膜104及び106との界面部を含むピアホール108の壁面を覆うことができる。すなわち、該界面部やピアホール108の壁面のダメージ層がダミープラグ114によって覆われるため、該界面部又は該ダメージ層からピアホール108内への窒素の拡散を抑制できるので、レジストポイズニングをより確実に防止できる。また、ピアホール108にダミープラグ114を設けておくことによって、塗布されるレジストの表面を平坦化できるので、フォトリソグラフィ

によって得られるパターンの精度を向上させることができる。

【0073】

尚、第1の実施形態において、第2の窒素含有絶縁膜107として、反射防止効果を持つ塗化シリコン酸化膜を用いたが、これに代えて、窒素を含む（正確には膜中に含まれる窒素が 1×10^{19} atoms/cm³以上である）他の種類の絶縁膜を用いてもよい。例えば、第2の窒素含有絶縁膜107としてシリコン塗化膜を用いた場合、ビアホール108又は配線溝109を形成するためのエッチング工程で第2の窒素含有絶縁膜107をハードマスクとして用いることができる。これは、低誘電率膜105としてポーラス膜や炭素含有濃度のさらに高い膜等（つまり誘電率のさらに低い絶縁膜）を用いる場合に有効である。

【0074】

また、第1の実施形態において、第1の窒素含有絶縁膜103としてシリコン塗化炭化膜を用いたが、これに代えて、窒素を含む他の種類の絶縁膜を用いてもよい。

【0075】

また、第1の実施形態において、第1の窒素非含有絶縁膜104又は第2の窒素非含有絶縁膜106としてシリコン酸化膜を用いたが、これに代えて、窒素を含まない（正確には膜中に含まれる窒素が 1×10^{19} atoms/cm³未満である）他の種類の絶縁膜を用いてもよい。

【0076】

また、第1の実施形態において、低誘電率膜105となる炭素含有シリコン酸化膜としては、例えばSiOC膜を用いることができる。

【0077】

また、第1の実施形態において、低誘電率膜105（その下面）と第1の窒素非含有絶縁膜104（その上面）とが直接接していたが、低誘電率膜105と第1の窒素非含有絶縁膜104との間にさらに他の窒素非含有絶縁膜を設けてよい。同様に、低誘電率膜105（その上面）と第2の窒素非含有絶縁膜106（その下面）とが直接接していたが、低誘電率膜105と第2の窒素非含有絶縁膜106との間にさらに他の窒素非含有絶縁膜を設けてよい。

【0078】

また、第1の実施形態において、ビアプラグ112により接続される下層金属配線102及び上層金属配線113からなる配線構造の形成を対象としたが、本発明はこれに限定されるものではない。例えばコンタクトプラグにより接続されるトランジスタ（その拡散層）及びキャパシタ（その下部電極）からなるメモリセル構造の形成を対象としてもよいことは言うまでもない。

【0079】

(比較例)

以下、第1の実施形態に対する比較例として、低誘電率膜と窒素含有絶縁膜とが直接接した配線間絶縁膜構造を持つ電子デバイス及びその製造方法について説明する（東 和幸 他、2002年・インターナショナル・インターネット・テクノロジー・コンファレンス予稿集（Proceedings of the 2002 International Interconnect Technology Conference）、15～17ページ 参照）。

【0080】

図3は、比較例に係る電子デバイスの配線構造を示す断面図である。

【0081】

図3に示すように、シリコン基板（図示省略）上に形成された第1の絶縁膜21中に、タンタルナイトライド／タンタル積層膜22a及び銅膜22bからなる下層金属配線22が形成されている。下層金属配線22の上及び第1の絶縁膜21の上には、シリコン窒化炭化膜からなる第2の絶縁膜（窒素含有絶縁膜）23が形成されている。第2の絶縁膜23の上には、炭素含有シリコン酸化膜からなる第3の絶縁膜（低誘電率膜）24が形成されている。第3の絶縁膜24の上には、シリコン酸化膜からなる第4の絶縁膜25が形成されている。第4の絶縁膜25は、窒素汚染のないプラズマを用いて形成されている。第2の絶縁膜23及び第3の絶縁膜24（少なくとも下部）には、下層金属配線22に達するビアホール26が形成されている。第3の絶縁膜24（上部）及び第4の絶縁膜25には、ビアホール26と接続する配線溝27が形成されている。ビアホール26及び配線溝27には、タンタルナイトライド／タンタル積層膜28及び銅膜29が

順次形成されており、それによってビアプラグ30及び上層金属配線31が形成されている。ビアプラグ30は、下層金属配線22と上層金属配線31とを接続する。

【0082】

図4 (a)～(f)は、比較例に係る電子デバイスの製造方法、つまり図3に示す電子デバイスを製造するための方法の各工程を示す断面図である。

【0083】

まず、図4 (a)に示すように、シリコン基板(図示省略)上に第1の絶縁膜21を形成した後、第1の絶縁膜21に、タンタルナイトライド/タンタル積層膜22a及び銅膜22bからなる下層金属配線22を埋め込む。

【0084】

次に、図4 (b)に示すように、第1の絶縁膜21の上及び下層金属配線22の上に、シリコン窒化炭化膜からなる第2の絶縁膜23を堆積した後、第2の絶縁膜23に対してプラズマ処理を行なって第2の絶縁膜23の膜質を安定化させる。続いて、第2の絶縁膜23の上に、炭素含有シリコン酸化膜からなる第3の絶縁膜24を堆積する。その後、第3の絶縁膜24の上に、シリコン酸化膜からなる第4の絶縁膜25をプラズマCVD法により堆積した後、第4の絶縁膜25の上に有機反射防止膜32を形成する。尚、第4の絶縁膜25は、下地となる第3の絶縁膜24に対して窒素汚染のない前処理を行なった後に窒素汚染のないプラズマを用いて形成される。

【0085】

次に、有機反射防止膜32の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、ホールパターンを持つレジスト膜(図示省略)を形成する。その後、該レジスト膜をマスクとして、有機反射防止膜32、第4の絶縁膜25及び第3の絶縁膜24に対して順次ドライエッチングを行なった後、アッシングによりフォトレジスト及び有機反射防止膜32を除去する。これにより、図4 (c)に示すように、ビアホール26が形成される。

【0086】

次に、図4 (d) に示すように、ビアホール26が完全に埋まるように第4の絶縁膜25の上に下層レジスト膜33を堆積した後、下層レジスト膜33の上に、SOG (Spin on Glass) 膜34を形成する。その後、SOG膜34の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、所望の溝パターンを持つ上層レジスト膜35、具体的には配線溝27（図4 (e) 参照）と対応する開口部35aを有する上層レジスト膜35を形成する。

【0087】

次に、溝パターンを持つ上層レジスト膜35をマスクとして、SOG膜34に対してドライエッチングを行なう。続いて、パターン化された（溝パターンを持つ）SOG膜34をマスクとして、下層レジスト膜33、第4の絶縁膜25及び第3の絶縁膜24（上部）に対して順次ドライエッチングを行なう。これにより、図4 (e) に示すように、ビアホール26と接続する配線溝27が形成される。但し、前述のドライエッチングの後、上層レジスト膜35、SOG膜34及び下層レジスト膜33を除去して洗浄を行なう。

【0088】

次に、第2の絶縁膜23におけるビアホール26の下側部分を全面エッチバッカにより除去する。その後、ビアホール26及び配線溝27が完全に埋まるよう第4の絶縁膜25の上に、タンタルナイトライド／タンタル積層膜28及び銅膜29を順次堆積した後、配線溝29の外側の積層膜28及び銅膜29をCMPにより除去する。これにより、図4 (f) に示すように、ビアホール26にビアプラグ30が形成されると共に配線溝27に上層金属配線31が形成される。

【0089】

前述のように、比較例においては、第2の絶縁膜23つまりシリコン窒化炭化膜をプラズマ処理により安定化させることにより、レジストポイゾニングの抑制を図っている。

【0090】

しかしながら、比較例においては、シリコン窒化炭化膜中に残存する不安定な窒素又はプラズマ処理のばらつきに起因して、シリコン窒化炭化膜（第2の絶縁

膜23) から、該膜と直接接する第3の絶縁膜(低誘電率膜)24中に窒素が拡散する。このため、配線溝27を形成するためのリソグラフィ工程においてビアホール26を経由してアミン等がレジスト中に拡散すること、つまりレジストポイズニングを十分に防止することはできない。

【0091】

また、比較例においては、窒素汚染のない前処理を行なった後に、第3の絶縁膜(低誘電率膜)24の上に、窒素汚染のないプラズマを用いて第4の絶縁膜25つまりシリコン酸化膜を形成し、それによりレジストポイズニングの抑制を図っている。しかしながら、シリコン酸化膜には反射防止効果はないため、ビアホール26を形成するためのパターンをリソグラフィーにより形成する際に有機反射防止膜32を設ける必要がある。ところが、有機反射防止膜32の塗布膜厚が大きいことにより、且つ、フォトレジストに対して有機反射防止膜32の選択比を確保しにくいことにより、ビアホール26を形成するためのエッチングの実施が困難になる。また、前述のように、配線溝27を形成するためのパターンをリソグラフィーにより形成する際に、下層レジスト膜33、SOG膜34及び上層レジスト膜35を組み合わせて用いるので、配線溝27を形成するためのエッチングの実施が困難になる。また、この場合、リソグラフィー工程で寸法ずれや合わせずれが発生すると、SOG膜34を用いているためにパターンの再生を行なうことが困難になる。その理由は、レジスト膜と異なり、アッシング等によりSOG膜34を容易に除去することができないからである。尚、下層レジスト膜33、SOG膜34及び上層レジスト膜35の組み合わせに代えて有機反射防止膜を設けた場合には、前述のビアホール26を形成するためのエッティングの場合と同様の問題が生じる。

【0092】

ところで、誘電率のさらに低い(具体的には比誘電率 ϵ が2.8未満の)低誘電率膜を用いる場合、該低誘電率膜の上にシリコン窒化膜等の窒素含有絶縁膜を形成して該窒素含有絶縁膜をエッティング時のハードマスクとして用いるプロセスは、フォトレジストに対する低選択比を実現できる点及びアッシングダメージを防止できる点で有効である。ところが、比較例では、窒素を含むプラズマを用い

ないでシリコン酸化膜を低誘電率膜上に設ける構造及びプロセス以外は許容されないので、言い換えると、低誘電率膜上に窒素含有絶縁膜を形成できないので、今後の絶縁膜の低誘電率化を考慮した場合には不利である。また、比較例では、前述のシリコン酸化膜の比誘電率が4.2程度と高いため、配線間容量が増大してしまうという問題があるので、将来的に絶縁膜に求められる低誘電率化の点でも不利である。

【0093】

それに対して、第1の実施形態によると、低誘電率膜105と、その下側の第1の窒素含有絶縁膜103との間に第1の窒素非含有絶縁膜104を挟み、且つ低誘電率膜105と、その上側の第2の窒素含有絶縁膜107との間に第2の窒素非含有絶縁膜106を挟む構造（図1参照）によって、以上に述べたような比較例の問題点が全て解決されるという顕著な効果が得られる。

【0094】

（第2の実施形態）

以下、本発明の第2の実施形態に係る電子デバイス及びその製造方法について、図面を参照しながら説明する。

【0095】

図5は、第2の実施形態に係る電子デバイスの配線構造を示す断面図である。

【0096】

図5に示すように、例えばシリコンからなる基板200上に形成された下層絶縁膜201中に、例えばタンタルナイトライド／タンタル積層膜202a及び銅膜202bからなる下層金属配線202が形成されている。下層金属配線202の上及び下層絶縁膜201の上には、例えばシリコン窒化炭化膜からなる窒素含有絶縁膜203が形成されている。窒素含有絶縁膜203の上には、例えば炭素含有シリコン酸化膜からなる低誘電率膜204が形成されている。低誘電率膜204の上には、膜密度 1.3 g/cm^3 以下の低密度絶縁膜（低密度キャップ膜）205が形成されている。窒素含有絶縁膜203及び低誘電率膜204（下部）には、下層金属配線202に達するビアホール206が形成されている。低誘電率膜204（上部）及び低密度キャップ膜205には、ビアホール206と接

続する配線溝 207が形成されている。ビアホール 206及び配線溝 207には、タンタルナイトライド／タンタル積層膜 208及び銅膜 209が順次形成されており、それによってビアプラグ 210及び上層金属配線 211が形成されている。

【0097】

図6 (a)～(f)は、第2の実施形態に係る電子デバイスの製造方法、つまり図5に示す電子デバイスを製造するための方法の各工程を示す断面図である。

【0098】

まず、図6 (a)に示すように、例えばシリコンからなる基板 200上に、例えばシリコン酸化膜からなる下層絶縁膜 201を形成した後、下層絶縁膜 201に、例えばタンタルナイトライド／タンタル積層膜 202a及び銅膜 202bからなる下層金属配線 202を埋め込む。

【0099】

次に、図6 (b)に示すように、下層絶縁膜 201の上及び下層金属配線 202の上に、例えばシリコン窒化炭化膜からなる厚さ 50 nmの窒素含有絶縁膜 203を堆積する。その後、窒素含有絶縁膜 203の上に、例えば炭素含有シリコン酸化膜からなる厚さ 450 nmの低誘電率膜 204を堆積する。続いて、低誘電率膜 204の上に、膜密度が 1.3 g/cm³以下であり且つ厚さが 50 nmである低密度キャップ膜 205を形成する。その後、低密度キャップ膜 205の上に例えば有機材料を塗布して第1の反射防止膜 212を形成する。

【0100】

次に、第1の反射防止膜 212の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィーを行なうことにより、ホールパターンを持つレジスト膜（図示省略）を形成する。その後、該レジスト膜をマスクとして、第1の反射防止膜 212、低密度キャップ膜 205及び低誘電率膜 204に対して順次ドライエッティングを行なった後、アッシングによりフォトレジスト及び第1の反射防止膜 212を除去する。これにより、図6 (c)に示すように、ビアホール 206が形成される。

【0101】

次に、図6 (d) に示すように、ビアホール206が完全に埋まるように低密度キャップ膜205の上に例えば有機材料を塗布して第2の反射防止膜213を形成する。その後、第2の反射防止膜213の上にフォトレジストを塗布し、該塗布されたフォトレジストに対してフォトリソグラフィー（露光及び現像）を行なうことにより、所望の溝パターンを持つレジスト膜214、具体的には配線溝207（図6 (e) 参照）と対応する開口部214aを有するレジスト膜214を形成する。ここで、開口部214aの形成領域は、ビアホール206が形成された領域を含む。

【0102】

次に、溝パターンを持つレジスト膜214をマスクとして、第2の反射防止膜213、低密度キャップ膜205及び低誘電率膜204（上部）に対して順次ドライエッチングを行なう。これにより、図6 (e) に示すように、ビアホール206と接続する配線溝207が形成される。但し、前述のドライエッチングの後、残存する第2の反射防止膜213及びレジスト膜214を除去して洗浄を行なう。

【0103】

次に、シリコン窒化炭化膜からなる窒素含有絶縁膜203におけるビアホール206の下側部分を全面エッチバックにより除去する。その後、ビアホール206及び配線溝207が完全に埋まるように低密度キャップ膜205の上に、タンタルナイトライド／タンタル積層膜208及び銅膜209を順次堆積した後、配線溝207の外側の積層膜208及び銅膜209をCMPにより除去する。これにより、図6 (f) に示すように、ビアホール206にビアプラグ210が形成されると共に配線溝207に上層金属配線211が形成される。尚、低密度キャップ膜205については最終的に必ずしも残存させる必要がないので、前述の全面エッチバック又はCMPによりこれを完全に又は部分的に除去してもよい。

【0104】

以上に説明したように、第2の実施形態によると、低誘電率膜（炭素含有シリコン酸化膜）204の上に低密度キャップ膜205が形成されている。このため、低誘電率膜204中に取り込まれた窒素、窒素含有絶縁膜203中の窒素又は

低密度キャップ膜205自身に存在する窒素が、低密度キャップ膜205を通して外部に排出されやすくなる。このため、低誘電率膜204に設けられたビアホール206内にアミン等が集中して拡散してくることがないので、配線溝207を形成するためのリソグラフィ工程においてビアホール206の近傍のレジストにおける単位体積当たりのアミン等の量が極めて少なくなり、その結果、レジストポイズニングを防止できる。

【0105】

第2の実施形態においては、以上に述べた効果によって、レジストポイズニングを抑制しながら、低誘電率膜204の下側に、膜質の良い窒素含有絶縁膜203（例えばシリコン窒化炭化膜）を設けることができる。従って、リーク電流の増大又は膜質の経時変化を防止できる。また、窒素含有絶縁膜203となるシリコン窒化炭化膜は酸素を含まないため、下層金属配線202を構成する銅膜202b上に窒素含有絶縁膜203を堆積した場合に銅膜202bが酸化することはない。

【0106】

また、第2の実施形態によると、配線溝207の形成が終わるまで、ビアホール206の下側に、言い換えると、下層金属配線202の上側に窒素含有絶縁膜203を残存させている。このため、エッチングやアッシングによる下層金属配線202のダメージ（例えば下層金属配線202の表面の酸化）を低減できる。

【0107】

また、第2の実施形態によると、配線溝207を形成するためのフォトリソグラフィを行なう前に、ビアホール206に第2の反射防止膜213を埋め込む。このため、第2の反射防止膜213によって、ビアホール206の壁面を覆うことができる。すなわち、ビアホール206の壁面のダメージ層が第2の反射防止膜213によって覆われるため、該ダメージ層からビアホール206内への窒素の拡散を抑制できるので、レジストポイズニングをより確実に防止できる。

【0108】

尚、第2の実施形態において、低密度キャップ膜205として使用できる絶縁膜の種類は、膜密度が 1.3 g/cm^3 以下であれば特に限定されるものではな

い。但し、低密度キャップ膜205として、密度のみならず誘電率も低い膜、例えばポーラス膜等を用いた場合、配線間容量を低減できる。具体的には、H S Q (hydrogen silsesquioxane) 膜、又はD o w C o r n i n g 社製のX L K 膜（密度：約0.9 g/cm³）等のポーラス膜を用いてもよい。また、低密度キャップ膜205が窒素を含む場合、低密度キャップ膜205の膜質が良くなるので、リーク電流の増大又は膜質の経時変化を防止できる。一方、低密度キャップ膜205は炭素を含まないことが好ましい。その理由は、S i O C 膜等の炭素含有膜に対してアッシングを行なった場合、該膜から炭素が脱離してリーク電流が流れやすくなるからである。また、低密度キャップ膜205の密度は、該膜の安定性を考慮すると、0.4 g/cm³ 以上であることが好ましい。

【0109】

また、第2の実施形態において、低密度キャップ膜205として塗布膜、例えば前述のH S Q 膜等のポーラス膜を用いた場合、低密度キャップ膜205の形成後に、低密度キャップ膜205に対して、例えば300～400℃程度の熱処理を行なうか又はE B (electron beam) キュア若しくはD U V (遠紫外線) キュアを行なうことが好ましい。このようにすると、低密度キャップ膜205の膜質を安定化させることができると共に、窒素含有絶縁膜203中の窒素、低誘電率膜204中の窒素又は低密度キャップ膜205中の窒素を低密度キャップ膜205を通して外部により多く排出することができる。尚、低密度キャップ膜205に対して、E B やD U V に代えて他の光を照射してもよい。

【0110】

また、第2の実施形態において、低誘電率膜204としては、例えばS i O C 膜等の炭素含有シリコン酸化膜、S i l k 膜、又はM S Q (methyl silsesquioxane) 膜等のポーラス膜を用いることができる。

【0111】

【発明の効果】

本発明の一構成によると、低誘電率膜の下側又は上側に窒素非含有絶縁膜を介して窒素含有絶縁膜を設けるため、低誘電率膜中に窒素が取り込まれることを抑制できる。従って、ホールが形成された低誘電率膜の上に化学增幅型レジストを

塗布した際にホールを経由してアミン等が低誘電率膜からレジスト中に拡散すること、つまりレジストポイズニングを防止できる。また、膜質の良い窒素含有絶縁膜により、リーク電流の増大又は膜質の経時変化を防止できる。

【0112】

また、本発明の他構成によると、低誘電率膜の上側に低密度絶縁膜を設けるため、低誘電率膜等に含まれる窒素が低密度絶縁膜を通って外部に排出されやすくなる。従って、低誘電率膜に設けられたホール内にアミン等が集中して拡散してくることがないため、低誘電率膜の上側に化学增幅型レジストを塗布した際にホール近傍のレジストにおける単位体積当たりのアミン等の量が極めて少なくなるので、レジストポイズニングを防止できる。

【図面の簡単な説明】

【図 1】

本発明の第 1 の実施形態に係る電子デバイスの配線構造を示す断面図である。

【図 2】

(a) ~ (f) は本発明の第 1 の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。

【図 3】

比較例に係る電子デバイスの配線構造を示す断面図である。

【図 4】

(a) ~ (f) は比較例に係る電子デバイスの製造方法の各工程を示す断面図である。

【図 5】

本発明の第 2 の実施形態に係る電子デバイスの配線構造を示す断面図である。

【図 6】

(a) ~ (f) は本発明の第 2 の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。

【図 7】

従来の電子デバイスの配線構造を示す断面図である。

【図 8】

(a) ~ (f) は従来の電子デバイスの製造方法の各工程を示す断面図である


【符号の説明】

- 100 基板
101 下層絶縁膜
102 下層金属配線
102a タンタルナイトライド／タンタル積層膜
102b 銅膜
103 第1の窒素含有絶縁膜
104 第1の窒素非含有絶縁膜
105 低誘電率膜
106 第2の窒素非含有絶縁膜
107 第2の窒素含有絶縁膜
108 ピアホール
109 配線溝
110 タンタルナイトライド／タンタル積層膜
111 銅膜
112 ピアプラグ
113 上層金属配線
114 ダミープラグ
115 レジスト膜
115a 開口部
200 基板
201 下層絶縁膜
202 下層金属配線
202a タンタルナイトライド／タンタル積層膜
202b 銅膜
203 窒素含有絶縁膜
204 低誘電率膜


- 205 低密度キップ膜
- 206 ビアホール
- 207 配線溝
- 208 タンタルナイトライド／タンタル積層膜
- 209 銅膜
- 210 ビアプラグ
- 211 上層金属配線
- 212 第1の反射防止膜
- 213 第2の反射防止膜
- 214 レジスト膜
- 214a 開口部

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図 6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 配線間絶縁膜におけるリーク電流の増大や膜質の経時変化を抑制しながらレジストポイズニングを防止する。

【解決手段】 ピアホール108が設けられた低誘電率膜105の下側に第1の窒素非含有絶縁膜104を挟んで第1の窒素含有絶縁膜103が設けられている。また、低誘電率膜105の上側に第2の窒素非含有絶縁膜106を挟んで第2の窒素含有絶縁膜107が設けられている。

【選択図】 図1

【書類名】 手続補正書
【整理番号】 2926440101
【提出日】 平成16年 2月13日
【あて先】 特許庁長官 殿
【事件の表示】
 【出願番号】 特願2003-104499
【補正をする者】
 【識別番号】 000005821
【氏名又は名称】 松下電器産業株式会社
【補正をする者】
 【識別番号】 503121103
【氏名又は名称】 株式会社ルネサステクノロジ
【代理人】
 【識別番号】 100077931
【弁理士】
【氏名又は名称】 前田 弘
【手続補正1】
【補正対象書類名】 特許願
【補正対象項目名】 発明者
【補正方法】 変更
【補正の内容】
【発明者】
【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式会社内
【氏名】 松本 晋
【発明者】
【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式会社内
【氏名】 関口 満
【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
【氏名】 西岡 康隆
【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
【氏名】 富田 和朗
【発明者】
【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式会社内
【氏名】 岩▲崎▼ 晃久
【発明者】
【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
【氏名】 橋本 圭司

【書類名】 手続補正書
【整理番号】 2926440101
【提出日】 平成16年 2月25日
【あて先】 特許庁長官 殿
【事件の表示】
 【出願番号】 特願2003-104499
【補正をする者】
 【識別番号】 000005821
 【氏名又は名称】 松下電器産業株式会社
【補正をする者】
 【識別番号】 503121103
 【氏名又は名称】 株式会社ルネサステクノロジ
【代理人】
 【識別番号】 100077931
 【弁理士】
 【氏名又は名称】 前田 弘
【発送番号】 018361
【手続補正1】
 【補正対象書類名】 手続補正書
 【補正対象書類提出日】 平成16年 2月13日
 【補正対象項目名】 その他
 【補正方法】 追加
 【補正の内容】
 【その他】 発明者における「西岡 康隆」、「富田 和朗」及び「橋本 圭司」の住所に誤記がありましたので、補正いたします。

特願 2003-104499

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住所 大阪府門真市大字門真1006番地
氏名 松下電器産業株式会社

特願 2003-104499

出願人履歴情報

識別番号 [503121103]

1. 変更年月日 2003年 4月 1日

[変更理由] 新規登録

住所 東京都千代田区丸の内二丁目4番1号
氏名 株式会社ルネサステクノロジ

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.